Abstract:
Circuitos multiplicadores são componentes de grande importância para os sistemas digitais. Um multiplicador eficiente e de baixo consumo energético é sempre requerido em projetos de hardware pelo fato de seu desempenho afetar substancialmente a performance de todo o sistema onde ele está inserido. Por isso, faz-se necessário avaliar as características elétricas deste componente. Neste contexto, o objetivo deste trabalho é investigar alternativas de projeto de multiplicadores energeticamente eficientes, explorando técnicas para redução energética, como redução da tensão de operação (operando em near-threshold) e aproximação adotando somadores aproximados. Os circuitos multiplicadores presentes no estado da arte foram reproduzidos utilizando um modelo preditivo de transistor e simulados eletricamente, buscando por formas de reduzir o consumo energético. A partir do levantamento bibliográfico decidiu-se estudar os multiplicadores Array, Baugh-Wooley, Booth e Vedic. Para fazer uma análise de desempenho mais abrangente foi adotado um fator denominado Power-delay product (PDP), que relaciona atraso e potência. Foram realizadas simulações em 8 cenários de teste. Nos dois primeiros, os multiplicadores exatos foram simulados em tensão nominal e em near-threshold. Os demais cenários abordaram a substituição do somador Mirror (MA) por somadores aproximados AXA e AMA em dois níveis (30% e 100%), com simulações em tensão nominal e de near-threshold. Os resultados demonstram que com a redução da tensão é possível atingir uma grande redução em consumo energético, porém, com aumentos significativos nos tempos de atraso. Em comparação, o uso do somador aproximados AMA2 em tensão nominal, proporcionou uma boa economia energética e uma pequena redução no atraso, mas com alguma perda de precisão numérica. A avaliação do impacto da computação aproximada na precisão, motivou a investigação de outros cenários de aproximação nos multiplicadores, buscando uma melhor relação entre redução energética e precisão. Visando aplicações tolerantes a erro, é perceptível que a adoção da computação aproximada pode resultar em cenários com melhor relação entre energia, atraso e precisão. Neste trabalho observou-se que a utilização do somador aproximado AMA2 proporcionou redução de até 30% em potência e até 4% em atraso para circuitos multiplicadores.
Multiplier circuits are components of great importance for digital systems. An efficient and low energy consumption multiplier is always required in hardware projects because its performance substantially affects the performance of the entire system where it is inserted. Therefore, it is necessary to evaluate the electrical characteristics of this component. In this context, the objective of this work is to investigate alternatives for the design of energy efficient multipliers, exploring techniques for energy reduction, such as reducing the operating voltage (operating in near-threshold) and approximation by adopting approximate additions. The multiplier circuits in the state of the art were reproduced using a predictive transistor model and electrically simulated, looking for ways to reduce energy consumption. Based on the bibliographical survey, it was decided to study the Array, Baugh-Wooley, Booth and Vedic multipliers. To make a more comprehensive performance analysis, a factor called Power-delay product (PDP) was adopted, which relates delay and power. Simulations were performed in 8 test scenarios. In the first two, the exact multipliers were simulated at nominal voltage and at near-threshold. The other scenarios addressed the replacement of mirror adder (MA) by approximate AXA and AMA adders at two levels (30% and 100%), with simulations in nominal voltage and near-threshold. The results show that with the reduction of the voltage it is possible to achieve a great reduction in energy consumption, however, with significant increases in the delay times. In comparison, the use of the AMA2 at nominal voltage, provided good energy savings and a small reduction in delay, but with some loss of numerical accuracy. The evaluation of the impact of approximate computation on precision, motivated the investigation of other approximation scenarios in the multipliers, seeking a better relationship between energy reduction and precision. Aiming at error tolerant applications, it is noticeable that the adoption of approximate computation can result in scenarios with a better relationship between energy, delay and precision. In this work it was observed that the use of the AMA2 provided a reduction of up to 30% in power and up to 4% in delay for multiplier circuits.
